# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### The Delphi n Integrated View

Buy Now: PDF | More choices...

View: INPADOC | Jump to: Top

Title: JP1224997A2: SEMICONDUCTOR DEVICE

Country: JP Japan

Kind: A

Inventor: KOROGI YASUHIRO;

Assignee: MITSUBISHI ELECTRIC CORP

News, Profiles, Stocks and More about this company

Published / Filed: 1989-09-07 / 1988-03-04

Application

JP1988000052223

Number: IPC Code:

G11C 17/00; G11C 17/00;

Priority Number:

1988-03-04 JP1988000052223

Abstract:

PURPOSE: To shorten time for rewriting data by composing address space of a part covered with a transparent protecting film erasable by the irradiation of ultraviolet rays and another part covered with an opaque nonerasable protecting film.

CONSTITUTION: A semiconductor device 1 is equipped with floating gate type memory areas 4, which are respectively covered with a protecting film 2 opaque for ultraviolet rays and a protecting film 3 transparent for ultraviolet rays, at a B side and a B' side, and the data, which are not necessary to be rewritten once they are written, are written to the former address space, and the data, which are possible to be rewritten, are written to the latter address space. By composing the address space in this manner, since the memory area 4, to which the data unnecessary to be rewritten are written, is covered with the protecting film 2 opaque for ultraviolet rays, the data in the memory area 4 can be held even though data erasing is executed by the irradiation of ultraviolet rays when the data are necessary to be rewritten. Consequently, the time for rewriting the data can be shortened for the amount of the data unnecessary to be rewritten.

COPYRIGHT: (C)1989,JPO&Japio

Family:

None

Other Abstract

None

Info:

**Nominate** 

Tools: Add to Work File: Create new

this for the Gallery ...

### ® 公開特許公報(A) 平1-224997

Solnt. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)9月7日

G 11 C 17/00

320307

A -7341-5B D-7341-5B

審査請求 未請求 請求項の数 1 (全4 頁)

**図発明の名称** 半導体装置

**釰特 願 昭63-52223** 

@出 頤昭63(1988)3月4日

@発明者 興梠

宏 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 早瀬 憲一

明 相 書

1. 発明の名称

半導体装置

#### 2. 特許請求の範囲

(i) ワード線とピット線の交点にフローティングゲート型記憶者子を配置して成る半導体装置において、

その表面に選択的に形成された、紫外線に対して不透明な保護膜と透明な保護膜とを備えたことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、電気的にデータを書き込み、繋外 線照射することにより選択的にデータの捕去が行 なえるフローティングゲート型MOSメモリを有 する半導体装置に関するものである。

(従来の技術)

第2図は従来のフローティングゲート型MOS メモリを有する半導体装置を示す図であり、1は 半導体装置、3は紫外線に対し透明な半導体装置 1 表面の保護膜、 4 はフローティングゲート型メモリ領域である。

第3図(a) はフローティングゲート型MOSメモリの簡略的な断面構造を示し、第3図(b) は上記フローティングゲート型MOSメモリのフローティングゲートに電子が住入された状態を示し、第3図(c) は上記フローティングゲートに担入された財動のようないとは子級を照射することに至子が回り、10を設立したでは、10を設立したがでした。11はP型半導体基板の10以下であり、それぞれMOSトランジスタのドレイン、ソースを形成する。

第4図は、上記フローティングゲート型MOSメモリのフローティングゲート8中に電子が存在する場合と、紫外線を照射した後のフローティングゲート8中に電子が存在しない場合のトランジスタの関値を示すグラフである。

次に動作について説明する。第3図印において、 コントロールゲート 7 、ドレイン 1 0 にソース 1 1に対して高健圧(通常10V程度)を印加する ことによって、ソース11。ドレイン10間に電 流が流れ、アバランシェ降伏によりフローティン グゲート8内に電子が往入される。第3図61はこ のメカニズムによりフローティングゲート 8 内に 電子が注入された状態を示す。このようにして蓄 えられた位子は、半導体基板り東面に正孔を誘起 するので、MOSトランジスタの関値電圧V<sub>TM</sub>を 高い側に変化させ、その結果メモリ効果を生じさ せる。又第3図にはフローティングゲート8内に 電子が存在した状態に、外部より適当な波長 (通 常2537人) の紫外線を照射することにより、蓄積 された電子を励起させ、フローティングゲート8 を取り囲んでいる酸化膜のエネルギー障壁を飛び こせるだけのエネルギーを与え、フローティング ゲート8内の電子を放出させるメカニズムを示し ている。これにより、フローティングゲート8内 の電子が蓄積されている場合にMOSメモリ下の

半導体基板9表面に誘起されていた正孔は清減し、 MOSトランジスタの関値電圧Vraは低い側に変 化する。

このメカニズムについてコントロールゲート7 軍圧とドレイン10、ソース11間を流れるドレ イン電流との関係を利用して説明したグラフを、 第4図に示す。ここで、V+Hz > V+H; であると する。同図において消去された状態(即ち、フロ ーティングゲート8内に電子が蓄積されていない 状態)では、コントロールゲート 7 電圧が V THI の時メモリトランジスタのゲート下にチャネルが 形成され、ドレイン電流は流れ出す。即ち消去状 頗では、コントロールゲート?にVェォュ の貸圧を 印加するとメモリトランジスタはONする。又、 存き込み状態(即ち、フローティングゲート8に 低子が蓄積された状態)では、コントロールゲー ト1世圧がVャn: ではメモリトランジスタはON せず、コントロールゲート7位圧がVャ\*\* の時に はじめてメモリトランジスタのゲート下にチャネ ルが形成され、ドレイン世流は流れ出す。即ち書

き込み状態では、コントロールゲート 7 に V tha の電圧を印加するとメモリトランジスタはO N する。

#### (発明が解決しようとする課題)

従来のフローティングゲート型MOSメモリを 有する半導体装置は以上のように構成されている ので、使用初期に一度データを き込めば、以後 情去の必要のないアドレス空間のデータも、書き 換えの必要のあるアドレス空間のデータを消去す る際に構えてしまい、再書き込みの際あらためて 書き換えの必要のないデータまでも書き換えの必 要のあるデータと共に書き込まなければならず、 書き込み時間の短縮が困難であるという問題点が あった。

この発明は上記のような問題点を解消するためになされたもので、書き換えの必要のないアドレス空間のデータは保持し、書き換えの必要なアドレス空間のデータのみが消去可能であり、再書き込みの時間を短縮することができる半導体装置を得ることを目的とする。

#### 〔課題を解決するための手段〕

この発明に係る半導体装置は、その表面の保設 膜として、紫外線に対して透明な保護膜。不透明 な保護膜を選択的に用いるようにしたものである。 (作用)

この発明においては、装置表面の保健膜に繋外線に対して透明な保護膜。不透明な保護膜を選択

的に用いることにより、紫外線照射によるデータの消去において、透明な保護膜部分のアドレス空間ではデータを消去でき、不透明な保護膜部分のアドレス空間ではデータを保持することができる。 (実施例)

以下、この発明の一実施例を図について説明する。第1図(のにおいて、1はフローティングゲート型MOSメモリを有する半導体装置、2は紫外線に対し不透明な半導体装置1表面の保護膜、3は紫外線に対し透明な半導体装置1表面の保護膜、4はフローティングゲート型メモリ領域である。 4はフローティングゲート型メモリ領域である。 なお、フローティングゲート型メモリ領域である。 例の紫外線に対し不透明な保護膜におおわれている部分のアドレス空間は0番地より人番地であり、 B・側の紫外線に対し透明な保護膜におおわれている部分のアドレス空間はA+1番地よりX番地である。

第1図(b)は第1図(a)のB-B/間の簡単な断面 図であり、B側は紫外線に対し不透明な保護膜2 により半導体装置1変面をおおわれており、B/ 倒は、紫外線に対し透明な保護膜3によりおおわれている。5は層間路縁膜であり紫外線に対し透明であり、6は回路内のA1などの金属配線である。7はメモリトランジスタのコントロールゲート、8はフローティングゲートであり、これらは通常多結晶シリコンで形成される。9はP型半導体共振である。

次に動作について説明する。半球体装置1は、 B側とBが側にそれぞれ紫外線に対して透明、透明な保護膜2、3によりおおわれたフローティぞれのアドレス空間は0番地よりA番地と、A+1でアドレス空間は0番地よりA番地と、空間によりX番地である。前者のアドレス空間によっている。 使データを書き込めば書き換える必等)を書き込めばずっく、後者のアドレス空間にはできる。 か、後者のアドレス空間には書き換える可能性のある。 でありパージョンアップ等の可能性のあるもの)を書き込んでおく。

このように、データの脅き換えの必要。不必要

によりアドレス空間を形成していると、データの 書き換えの必要時に紫外線照射により消去を行なった場合でも、書き換えの必要のないデータを書き込んだメモリ領域 4 は紫外線に対し不透明な保 護膜 2 によりおおわれているため、そのデータは 保持される。従って、この書き換え時間を短縮で まる。

なお、上記実施例では、半導体装置1の表面保 護膜は、データ消去の必要のない部分を紫外線に 対し不透明な膜でおおい、データ消去の必要な部 分のみを紫外線に対し透明な膜でおおうようにし たが、データ消去の必要のない部分のみ紫外線に 対し不透明な膜でおおっていれば、半導体装置1 の表面全体に紫外線に対し透明な膜を用いてもよ く、上記実施例と同様の効果を奏する。

#### (発明の効果)

以上のように、この発明に係る半導体装置によれば、アドレス空間を、繋外線照射により消去可能な透明な保護膜でおおう部分と、不可能な不透

明な保護膜でおおう部分とで構成したので、データの書き換えの必要のないアドレス空間のデータを保持することができ、データの書き換えが必要なアドレス空間のデータのみを消去することができ、データの書き換え時間の短縮を図ることができる効果がある。

#### 4. 図面の簡単な説明


第1図(4)はこの発明の一実施例によるフローティングゲート型MOSメモリを有する半率体装置を示す平面図、第1図(b)は第1図(a)のB-B'間の断面図、第2図は従来のフローティングゲート型MOSメモリを有する半率体装置を示す平面図、第3図はフローティングゲート型MOSメモリの関値電圧の変化を示す図である。

1 は半球体装置、2 は紫外線不透明保護膜、3 は紫外線透明保護膜、4 はフローティングゲート型メモリ領域。


なお、図中、同一符号は同一、又は相当部分を

早湖度一 代理人

海 1 図 (a) 8-



- 1:半级外长置
- 2: UV不透明保育縣
- 3: UV 透明保證.媒
- 4:70-51225-1 = 1 = 1 5:70110418 1315
- 6: 全温のため 7: フントロールナート
- 8: フローティンクケート 9: デザダを登扱



-712-